低电压高增益带宽ＣＭＯＳ折叠式共源共栅运算放大器设计

摘要：本文基于SIMC 0.18μm CMOS工艺模型参数，设计了一种低电压高单位增益带宽CMOS折叠式共源共栅运算放大器。该电路具有相对高的单位增益带宽，并具有开关电容共模反馈电路（CMFB）稳定性好、对运放频率特性影响小的优点，Hspice仿真结果表明，在1.8V电压下，运算放大器的直流开环增益为62.1dB，单位增益带宽达到920 MHz。

关键词：折叠共源共栅；运算放大器；开关电容共模反馈；CMOS工艺

中图分类号：TN432

Design of Low-Voltage and High Unity-Gain Bandwidth CMOS Folded Cascode Operational Amplifier

ZHANG Lei， WANG Zhi-gong， MENG Qiao

（Institute of RF- & OE-ICs and RF IC&System Researching Center of the MOE;

Southeast University; Nanjing China; 210096）

Abstract：A low-voltage and a high unity-gain bandwidth CMOS folded-cascode operational amplifier is designed．It is designed in SIMC 0.18μm CMOS process with 1.8 V power supply and uses switched-capacitor CMFB circuits to obtain the high unity-gain bandwidth．The frequency response shows that the DC open-loop gain is 62.1dB and the unity-gain bandwidth is 919 MHz.

Key words： operational amplifier；switched-capacitor CMFB；CMOS process

1运放结构分析和选择

目前常见的几种放大器结构包括两级运算放大器、套筒式共源共栅放大器以及折叠共源共栅运放等。两级运放的输出摆幅在各种放大器结构中是最大的，然而其主要缺点是频率特性差。在电路偏置给定的情况下，它的次主极点完全由负载电容决定，这使得其带宽变小，速度受到限制。

套筒式运放的优点是，在各种放大器结构中功耗最低、频率特性好、速度高和带宽大。由于它的次主极点是由M3和M4的跨导gm3决定的，值约为gm3 /CL1，其中CL1是M3或M4源极节点的寄生电容，其值较小，所以这种结构的带宽更大、速度更高。此外由于这种结构只有两条电流支路，因此在所有结构中功耗最低。该电路的缺点是信号的共模输入范围和输出摆幅太小。为了保证电路正常工作，所有管子都必须工作在饱和区。在这种情况下，它的输出摆幅为2VDD -10Vds,sat-6Vmargin，其中Vmargin是为防止工艺偏差造成管子进入线性区而设定的电压安全裕度。该结构的共模输入范围是VT +Vds,sat

同样，折叠共源共栅运放具有套筒式运放带宽大和速度高的特点。因为它的次主极点也是由内部有源负载管的跨导和内部节点的寄生电容决定，所以它的频率特性和套筒结构相近。然而它的输出摆幅为2VDD -8Vds,sat-4Vmargin，共模输入范围是VT +Vds,sat

根据本次的设计的要求，运算放大器需要有60dB以上的增益、500MHz以上的增益带宽、7.812ns以下的建立时间，因此本课题选用折叠共源共栅放大器结构的运算放大器。采用SMIC公司的0.18μmCMOS工艺进行仿真，Hspice仿真结果表明该运算放大器在增益、单位增益带宽等方面能达到性能要求。

2 折叠式共源共栅运算放大器的

具体电路设计与性能分析

共源共栅结构的设计思路是将输入电压转化成电流，然后将他作为共源共栅级的输入，共源共栅级电流的变化再转化为输出电压的变化。

2.1 运算放大器电路结构

图3所示为带共模反馈的折叠共源共栅运算放大器。由于NMOS管可以实现比PMOS管更大的跨导，因此采用NMOS作为输入管以提高运算放大器的直流增益和单位增益带宽[2]。图中，M0为差分对的恒流源，M1~M2组成差分输入驱动管，形成经典的差分放大，M0~M2作为电路的输入级，抑制电路中漂移、噪声或不稳定对整个电路的影响 ，实现输入电压到电流的转换；M6~M7形成折叠共源共栅晶体管，M3~M4，M11~M12为电流源，通过控制其栅极电压来实现共模反馈。M7～M9为共源共栅晶体管的电流源负载。M9、M10，M7、M8，M5、M6和M0、M3、M4的栅极分别通过Vb1、Vb2、Vb3和Vb0控制，偏置电压Vb0、Vb1、Vb2和Vb3由偏压电路产生。运放输出信号经过共模反馈网络CMFB检测，并输出共模信号控制信号Vcmfb 控制M11、M12栅极。

小信号条件下，运放的电压增益为：

为提高开环增益，可以采用以下途径：1） 增大M7，M8管的跨导和沟道长度，这将导致漏源饱和电压的减小及其源极寄生电容的增加，降低了运算放大器的次极点频率，可以考虑将M7和M8的长和宽均加倍而使这两个器件的本征增益提高一倍；2） 增大M9和M10管的沟道长度，但同样会降低运算放大器的次极点频率；3） 由于信号路径不经过M3~M6管，因此，可以增加其沟道长度来增加输出阻抗，且不会降低工作速度。4） M1和M2的跨导相对较低，可以增加它们的宽度。在设计时，M7~M10管的沟道长度及漏源饱和电压的选择应反复分析和模拟，并加以优化。

2.2 单位增益带宽和相位裕度

OTA的单位增益带宽（GBW）由负载电容决定，其单位增益带宽[5]

（M8）管的栅源电容大于其源极的其它寄生电容，是决定运算放大器次极点频率的主要因素。考虑到这一因素，可见，减小共源共栅管M7（M8）的沟道长度，或增大静态工作电流，可以有效提高运算放大器的次极点频率，但这是以减小开环直流增益为代价的。运算放大器的次极点频率将决定闭环建立时间，即决定了电路的最高工作速度，而运算放大器输出摆幅的减小将降低运算放大器的动态范围。设计时，对两者兼顾。首先，采用（3）式优化运算放大器的速度，再通过采用高性能偏置电路，提高运算放大器的输出摆幅。

2.3运算放大器偏置电路结构

运放采用的偏置电路见图4[3]。它是一种宽摆幅和恒定跨导的偏置电路。采用这种偏置电路可以确保MOS管的跨导在温度或者工艺有变化时仍然可以保持基本不变，从而使得运放的单位增益保持基本不变。偏置电路还需要加启动电路，如果不加启动电路，就会出现电流为零的状态，整个偏置电路将不会工作[3]。这里的启动电路由M15、M16、M17和M18构成。

2.4 共模反馈电路结构

全差分运算放大器的输出端共模电平若不能确定，会随输出信号的改变而变化，会使得晶体管M7、M8，M5和M6工作进入线形区，使电路无法正常工作。因此全差分运算放大器必须使用共模反馈电路，通过检测输出信号的共模电平，反馈到共源共栅回路以稳定输出信号的共模电压。共模反馈一般有电阻网络反馈和电容网络反馈两种。电阻网络反馈方式结构相对简单，但会影响整个运放的增益和带宽。图5所示的开关电容反馈电路具有不影响运放增益和带宽的优点，并不消耗功耗。

Vcmfb控制折叠处的电流源，Vb0是来自偏置电路的电流源控制电平，Vcom是我们希望运放的输出共模电平，设Voc为实际运放输出共模电平。Φ1关闭时，C1、C4连接到和并充电至（Vcom-Vb0）；Φ2关闭时，C1、C4连接到Voc（即运放输出端）和Vcmfb。如果Vcom-Vb0≠Voc-Vcmfb，则C1、C4与C2、C3互相充放电。在经过两相时钟多次搬迁后，最终使Vcom-Vb0=Voc-Vcmfb，C1、C4与C2、C3上的电荷不再充放电，C2、C3将Voc的变化反映到Vcmfb，并通过Vcmfb控制稳定Voc的大小，达到输出共模电平稳定的作用。

由于受MOS开关电荷注入的影响[4]，Vcmfb在时钟信号跳变时有微小的毛刺，使得运放输出共模电压也随之小幅摆动。这可以通过削减Vcmfb控制的电流来减小共模电压的波动，使Vcmfb控制折叠处一部分的电流（譬如1/10电流），由此共模反馈电路的直流增益和主极点也降为原来的1/10，这样稳定性更好，余下的增益和带宽仍是足够的。

电容C2、C3一般要比电容Cgs11+Cgs12大，一般取两倍以上即可。如果C2、C3取的太小，共模反馈电路将难以发挥作用。另外C1、C4一般取电容C2、C3的三分之一到十分之一。实际电路中C1、C4取0.1pF。

3电路仿真结果

采用SIMC 0.18μm CMOS工艺，设计了上述电路及其偏置电路。采用HSpice软件模拟，运算放大器开环频率响应特性如图6所示。运算放大器开环直流增益62.1dB，单位增益带宽919MHz，相位裕度54.5。

图7所示为运算放大器的瞬态响应曲线，由此可以得到运算放大器的正摆率为+SR=256V/μs，负摆率为-SR=253V/μs，建立时间小于6ns，小于64MHz采样时钟周期的一半T/2=7.8125ns。

总结运算放大器的仿真性能指标如表1。

4结束语

本文采用折叠共源共栅技术以及开关式电容共模反馈结构设计了一种低电压高单位增益带宽的全差分CMOS运算放大器。仿真结果显示，在1.8 V的单电源电压下可以得到62.1dB的直流开环增益和919 MHz的单位增益带宽，实现了运放的高单位增益带宽，该运放可以应用于高速A／D转换器等领域。

参考文献

[1]Gulati K, Lee H S. “A high-swing CMOS telescopic operational amplifier[J].” IEEE JSSC,1998,33（12）: 2010-2019.

[2]Philip E. Allen, “CMOS Analog Circuit Design, Second Edition”, 电子工业出版社，2003年1月

[3]David John, Ken Martin, “Analog Integrated Circuit Design” ,John Wiley&Sons,Inc,1997

[4]Philip E. Allen, “CMOS Analog Circuit Design, Second Edition”, 电子工业出版社，2003年1月

[5]李建中，汤小虎，魏同立，“一种低电压CMOS折叠一共源共栅跨导运算放大器的设计”微电子学，2005年8月

推荐访问:运算放大器 折叠式 带宽 低电压 设计

---