相位噪声测量数字调频参考源的设计与实现

【摘 要】本文设计并实现了用于相位噪声测量可数字调频的参考源。分析了锁相频率合成相位噪声的影响因素及锁相环调频的理论依据，给出了参考源合成方案。实验测试结果：频率覆盖范围3～6GHz，3GHz时10kHz频偏处的相位噪声约为-131dBc/Hz，6GHz时10kHz频偏处的相位噪声约为-126dBc/Hz，最大调频频偏100kHz，具有较高的工程实用价值。

【关键词】相位噪声；频率合成；参考源；调频

Study and Realization of Digital FM Reference Source for Phase Noise Measure

ZHANG Shi-feng LIU Liang LIU Qing-song YANG Dong-ying WANG Ling

（The 41st Research Institute of CETC，Chengdu Sichuan 610081，China）

【Abstract】The issue aims at the Study and realization of digital FM reference source for phase noise measure. Analyzes the factor of affect the phase noise of PLL frequency synthesizer， and the theory about PLL FM， introduces schematic design of frequency synthesize. The experimental results： The frequency range is 3～6GHz， The phase noise level is -131dBc/Hz@10kHz with output frequency of 3 GHz； The phase noise level is -126dBc/Hz@10kHz with output frequency of 6 GHz， The maximum offset of FM is 100kHz. It has a high engineering practical value.

【Key words】Phase noise； Frequency synthesize； Reference source；FM

0 引言

在相位噪声测量领域，鉴频/鉴相法具有较高的相位噪声测量灵敏度和测量准确度，能够提供较宽的相位噪声分析频偏范围，是目前相位噪声测试领域广泛采用的一种相位噪声测量方法。如图1所示，它需要提供一个超低噪声可调谐参考信号源，利用数字锁相技术，通过鉴频/鉴相器将被测信号与参考信号之间的相位差转换成电压，对电压信号进行基带分析得出被测信号的相位噪声[1]。

图1 鉴频/鉴相法相位噪声测量示意图

鉴频/鉴相法进行相位噪声测量对参考源具有较高的要求，除了具有超低的相位噪声外还需要具备数字调频功能。根据设计要求，需要为相位噪声测试仪设计参考源，要求输出频率范围3～6GHz，相位噪声在3GHz左右10kHz频偏处要小于-127dBc/Hz，具备数字调谐功能，最大频偏50kHz。本文将介绍一种用于相位噪聲测量可进行数字调频参考源的设计与实现方法。

1 频率合成技术分析

1.1 频率合成相位噪声分析

频率合成的实现方式多种多样，但本质上都是以某个高指标参考频率为基准，在它的基础上进行分频、倍频、混频等操作，从而生成频带更宽的信号。目前，合成宽带微波频率信号常用的方法是锁相环，主要有分频式反馈及谐波或基波混频式反馈的锁相环技术[2-3]。这两种方式在采取相同相位噪声水平的鉴相器和振荡器以及相位噪声足够低的参考信号fref情况下，锁相环输出的相位噪声取决与反馈信号的相位噪声水平。

在分频式反馈锁相环路中，为了分析可变除N分频器对环路噪声的影响，在这里把分频器看作是一个理想部件，而本身的相位噪声用外加于输出端的ΦO（S）/N来表示。同时由于分频的原因，在其输出端还有。如图2所示[2]。

显然，环路中加入可变除N分频器之后，对VCO来说，它实际就变成了倍频器。在低频率偏移时，G（jω）≈1，SΦnd（ωm）相对SΦi（ωm）是小的，所以噪声增加了20logN。但是在很多情况下，分频器的输出噪声恶化要远大于20logN的计算所得，原因在于分频器对相位有采样效果，使相位噪声在频域上拓展，当输入噪声带宽较大时，就会发生混叠，从而使噪声抬高。

在混频式反馈锁相环路中的混频器可以看作是相位的加法（或减法）器[4]。图3表示混频器对相位的加减作用。在一般情况下，信号的相位φr包括直流分量φ0噪声φnt和杂散三部分，若忽略直流分量φ0，只考虑混频器对噪声的影响，则

在不相关的条件下，功率谱密度总是相加而不会相减。

根据以上分析，若输出的参考源信号相位噪声足够好，经过混频器后锁相环反馈信号理论上最多恶化3dB，只要参考信号及本振信号相位噪声足够低，则锁相环输出信号的相位噪声就可以做得很低。因此，相对与分频式反馈的锁相环，采用混频锁相方式可实现更低相噪的频率合成。

1.2 频率合成数字调频实现方法分析[5]

根据设计要求，参考源要具备数字调谐功能。加有调频信号的分频式反馈锁相环频率合成器线性化相位模型，如图4所示。

图4 带有调制信号锁相环相位模型

按照线性系统理论传递函数变换规则，可以将图4所示相位模型变换为如图5所示的等效相位模型，求出环路对调频信号UO（S）的传递函数：

式（6）说明环路输出频偏对调频信号的传递函数可以表示为环路误差的传递函数，即环路对调频信号呈现高通特性，这就要求调频信号频率必须大于一定频率，才可以对VCO进行直接调频。所以直接调制VCO的方法不能实现频率低至直流（DC）的调频。

由于锁相环环路对程序分频器的传递函数呈现低通特性，这就使得可以考虑通过调制程序分频比的方式实现较低调制信号频率的调制。调制分频比的锁相调频相位模型如图6所示，该模型中将调频信号进行数据转换变成数据形式与分频比相同的数据M（s），从而可以进行直接调制锁相环的分频比。

式（7）表明环路对调制锁相环的分频比呈现低通特性，所以这种调制方式可以使得调频信号的频率低至直流。

2 混频频率合成方案

根据以上分析，为了实现超低相位噪声及数字调频功能，采用包含调制分频比锁相环的多环混频锁相方式，方案框图如图7所示。

100MHz恒温晶体振荡器用来提供超低相位噪声参考信号。

小数环的主要作用是用来获得高分辨率的参考信号并实现直流调频。小数环由集成VCO，小数分频电路、鉴相电路、积分电路组成。小数分频采用FPGA实现，小数环合成信号经分频后作为基波混频环的参考信号。数字调频功能通过小数分频电路实现，接收到的数字调频信号FMDATA为32位，在FPGA内部与小数分频比叠加，通过改变分频比实现数字调频。

本振环由主要作用是产生大步进低噪声本振信号。100MHz信号经倍频、分频后作为微波本振环的参考信号。梳谱发生器产生的梳状谱经滤波后与微波本振信号进行混频，产生中频信号，中频信号与参考信号进行鉴相通过环路滤波器驱动VCO。

基波混频环由鉴相电路、积分电路、振荡器和混频下变频电路构成。由于基波混频环输出锁相信号相位噪声较低，这就需要较宽的带宽，若使用远端噪声较差的VCO，带宽过宽会导致转折频率处相位噪声恶化严重，因此，基波混频环采用了远端相位噪声较好的YIG振荡器。来自本振环的本振信号与基波混频环振荡器的输出信号进行混频，中频信号与小数环输出的分频信号进行鉴相，经积分电路驱动振荡器实现环路锁定。

3 实验结果分析

本文设计的超低噪声参考源输出频率范围3～6GHz，频率步进1Hz，相位噪声测量结果如图8所示。输出频率为3GHz时，10kHz频偏处的相位噪声约为-131dBc/Hz；输出频率为6GHz時，10kHz频偏处的相位噪声约为-126dBc/Hz。相位噪声满足了设计要求。数字调频方面，受本振环、小数环、基波混频环振荡器预置及捕捉范围所限，调频频偏受到一定限制，但最大频偏均在100kHz以上，满足50kHz的设计要求。

从这两组测量结果上看，在10kHz频偏处，3GHz与6GHz的相位噪声差约6dB，这主要是本振环使用了梳谱发生器输出谐波次数分别是10次和20次，本振环在这两点的相位噪声也差6dB，这个结果满足在倍频过程中相位噪声以20logN恶化的理论值。由于本振环使用的VCO不同频率相噪及调谐灵敏度会有差异，最终传递到基波混频环，导致输出信号在10kHz频偏以远略有差别。

4 结束语

本文介绍了相位噪声测量数字调频参考源的设计方法，分析了采用混频锁相环进行低噪声设计及锁相环如何实现数字调频的理论依据，无论是在理论分析还是在方案设计上对于电子设备频率合成面的研究均具有一定的参考及实用价值。

【参考文献】

[1]朱伟，杜念文.相位噪声测试技术研究及应用[J].2015年全国微波毫米波会议论文集，2015.

[2]白居宪.低噪声频率合成[M].西安：西安交通大学出版社，1995.

[3]范吉伟.基于谐波混频的高性能频率合成器[J].科技视界.2012，32：127-128.

[4]张有正，陈尚勤，周正中.频率合成技术[M].北京：人民邮电出版社，1984，33-35.

[5]伍复哲.低相噪宽带可调频频率合成器设计与实现.电子科技大学硕士学位论文，2012，03.

[责任编辑：朱丽娜]

推荐访问:相位 调频 噪声 测量 参考

---