超宽带频率合成器设计

摘要：本文介绍了一种用DDS激励PLL的超宽带X波段频率合成器的设计方案，给出了方案选择和具体芯片设计，对产品进行了指标测试，结果表明该X波段频率合成器带宽可以达到4000 MHz，输出相位噪声优于-80 dBc/Hz@10 kHz、频率分辨力达0.1 MHz。

关键词：DDS PLL 超宽带 X波段

中图分类号：TN802 文献标识码：A 文章编号：1007-9416（2014）05-0156-01

X波段雷达常用于搜索跟踪、气象监测等领域，其电磁波频率范围覆盖8～12.5GHz。本文实现了一种小型X波段频率合成器，满足一定的相位噪声、杂散指标和小频率步进跳变。

1 X波段频率合成器设计方案

原理框图如图1所示。高稳100MHz恒温晶振十倍频滤波后输入给DDS做基准时钟信号，DDS产生锁相环参考信号经滤波后激励PLL，压控振荡器输出经外置分频器和内置分频器两次分频后与锁相环激励信号鉴相，鉴相器电荷泵输出经环路滤波器后控制VCO输出稳定在某一频率。

2 器件选型与电路设计

2.1 器件选型

ADI公司的DDS芯片市场上应用较多，本方案选择了AD9910，AD9910是一款集成了14位DA，采样率高达1GHz的DDS，其能够直接产生400MHz的信号，达到0.23Hz的频率分辨力，产生40MHz信号时相位噪声小于-156dBc/Hz@10kHz。

ADF4106芯片内部集成了鉴相器、R预分频器和P/P+1分频器，是一款电荷泵锁相环路芯片。主要指标有：（1）最高鉴相频率104MHz，射频最高输入频率可达到6GHz。（2）相噪性能较好，当鉴相频率为1MHz，输出频率为7900MHz时，相噪能达到-81dBc/Hz@1kHz。

VCO选用HITTITE公司的HMC588LC4B，输出频率范围8GHz～12.5GHz，调谐电压范围0～13V，调谐灵敏度范围80～980MHz/V。在频率输出低端8GHz时调谐灵敏度约为980MHz/V，在频率高端输出为12GHz时调谐灵敏度约为400MHz/V。调谐电压灵敏度的大范围变化将会使环路特性发生变化，最终能直接影响环路的稳定性和锁定时间。

2.2 环路滤波器设计

在锁相环频率合成器中，环路滤波器实质是一个低通滤波器，其作用是滤除PLL输出误差电压中的高频分量以保证环路的稳定性。通常环路滤波器的带宽应为鉴相器鉴相频率的1/10，实际调试过程中发现可以将环路带宽调至1/20甚至更低。

在超宽带频率源中，压控振荡器的调谐电压灵敏度有很明显的非线性，同样的环路参数下，环路带宽在频率源低端和高端会有较大变化，所以设置合适的环路带宽在超宽带频率源设计上显得尤为重要。本设计中采用有源积分滤波器，滤波器各参数由软件ADIsim

PLL计算可得，实际调试过程中做些许微调。

3 相位噪声分析

基准频率信号由恒温控制式高稳定度晶振提供，频率为100MHz，相噪指标为：-150dBc/Hz@1kHz；-165dBc/Hz@10kHz。根据相位噪声理论，5MHz鉴相，12GHz输出时输出相噪理论计算为：

L（10kHz）=-165-20lg20+20lg2400=-123dBc/Hz （1）

用软件仿真得到的相位噪声如图2所示，在12GHz输出时相位噪声为-83.9dBc/Hz@10kHz。可以看出，晶振倍频后的相位噪声远低于鉴相器噪声，所以环路近端相位噪声取决于ADF4108。

4 测试结果

测得输出8GHz和12GHz在相同环路参数下的相位噪声测试结果如图2、图3所示。

5 结语

用DDS激励PLL的超宽带X波段频率合成器，能产生较低相噪、高分辨力的X波段超宽带信号，能降低现有频率合成器的复杂度，简化设计。

参考文献

[1]刘光辉，唐小宏.DDS阵列频率源技术研究[J].电子科技大学学报，2004年04期.

[2]Vadim Manassewitsch著，频率合成原理与设计（第三版）[M].电子工业出版社，2011.01.

[3]美国AD公司.Synthesizers Products data book.

推荐访问:合成器 频率 设计

---