四路抢答器的抗干扰设计

摘要：抢答器的高分辨率与抗干扰问题是抢答器设计的一个突出矛盾。本设计重点解决了四路抢答器的抗干扰问题。通过轮流检测按键，设置按下按键的标志位，延时避过按键抖动后再次检查标志位为1的按键是否真正按下来识别有效按键信息从而避过干扰达到正确显示抢答按键编号的目的。

关键词：四路抢答器 抗干扰 设计

中图分类号：TP391.9 文献标识码：A 文章编号：1007-9416（2014）01-0131-02

传统抢答器的设计大体上有以下几种方法：利用PLC设计抢答器[1-2]，显然这种设计方法成本太高。采用FPGA现场可编程技术[3]，使用这种方法，避免了硬件电路的焊接与调试，增强了系统的灵活性，这种实现方式对编程的要求高。采用与非门、D触发器、可控硅、接触器等元器件设计4路抢答器[4]，设计方法切实可行、 成本较低，但是电路结构略显复杂。也有使用单片机设计的抢答器[5-7]。这些设计方法里面有一个共同的问题：没有提到抗干扰的问题。抗干扰问题在抢答器的设计里面是不能回避的，如果不能识别干扰信号的话，容易造成误动作。下面通过PROTEUS（版本：7.7sp2）仿真来说明这个问题。

无抗干扰的4路抢答器原理图如图1所示。赛场中设有1个裁判台，按键编号为“0”，4个参赛台，4个参赛台分别为1号、2号、3号、4号参赛台，它们分别对应了（图1）中的P2.0引脚（该引脚用来模拟干扰）和编号为2，3，4的3个抢答键。该电路的原理图借鉴于参考文献[8]该电路由3部分组成。第一部分：单片机电路，P2.0引脚用来产生干扰信号，P2.1引脚用来检测主持人是否按下了裁判键。第二部分：时钟锁存复位三合一的电路。第三部分：译码及显示电路。各部分的功能详述见参考文献[8]。该电路（图中所有触发器均为上升沿触发，置1端低电平有效，复位端也是低电平有效）在抢答前必须先由主持人按下图1中的裁判键，这样做的目的是为了将左侧时钟兼锁存电路的触发器D1清零，同时使右侧的七个D触发器中D2到D7置1，而将触发器D8置0，以便让数码管显示器显示数字0，另一方面可使得在主持人按下裁判键之前所有参赛者的按键动作均无效，以防止参赛者的提前抢答。在有人抢答后，数码管可以显示对应编号，在下次抢答前由主持人按下裁判键以便开始下一次的抢答。该译码电路的分辨率很高，可达到100ns[8]，但是没有抗干扰能力，干扰信号到来时会造成触发器的误动作。图1电路中按键信号是低电平有效，故利用单片机在1号抢答线（P2.0引脚）上产生一个3us的负脉冲干扰。这个干扰信号在主持人按下裁判键并松手后产生。（图1）中显示的1就是P2.0引脚上的干扰信号造成的触发器的误翻转。

显然干扰信号造成了触发器的误翻转。利用单片机编程，可有效避开干扰信号，对应的电路如（图2）。

该电路中仅有以下几个元件：单片机，排阻，按键，电阻，数码管，晶体管，发光二极管，蜂鸣器。避开干扰及正确显示按键编号通过编程实现。设计思想：取4个比特（此处取20H.0，20H.1，20H.2， 20H.3）用来保存一次按键轮询中P2.0到P2.3上负脉冲出现与否。负脉冲出现了，该标志位置1。在一次按键轮询中恰好捕捉到干扰（负脉冲）不容易，但在工作环境较差的场合它又经常出现。为了检测在一次按键轮询中恰好捕捉到干扰时，能否避过干扰，在主持人按下并松开裁判键后，首先在P2.6引脚产生2个脉冲信号产生声光提示信息，提示参赛者可以抢答了，随后将P2.0改为低电平，并将P2.0对应的标志位置为1，表示捕捉到干扰了。设置定时器T0工作模式及初值，定时时间为20us，并启动定时器，在定时器的中断程序中将P2.0改为高电平并关掉定时器（来模拟干扰信号）。此后再检测其它按键，若该按键出现低电平，将其标志位置1，然后检测其它按键，否则直接检测其它按键。检测完按键后如果20H的值不等于0，则延时10ms（度过按键抖动时间），检查标志位为1的引脚是否仍为低电平，若是，则认为是一次真正的按键操作，去显示其对应的编号，回到主程序的开始，等待主持人按裁判键开启下一轮抢答，否则认为该引脚上出现了干扰，将其标志位置0，再检查其它标志位为1的引脚，直到检测到仍为低电平的引脚，或者检查完所有标志位为1的引脚。若标志位为1的引脚上收到的全是干扰信号，则开始下一次的轮询。通过上面的论述可看出上面的算法在检测到干扰时，能有效地避开干扰。（图2）中数码客显示的3是某次仿真时按下3号抢答键时的结果。该算法的流程图如（图3）所示。

这种检测并记录各个按键状态，若20H不等于0再延时10ms后重新检测标志位为1的引脚上是否仍为低电平的方法，与检测到某个引脚为低电平就直接延时10ms再检测其是否仍为低电平的方法相比较，显然前者不会因为个别引脚上的干扰信号妨碍及时检测有效按键信号，而且又能有效避过干扰，完成一轮按键状态检测（4个按键）的时间只有10几个微秒（晶振频率为12MHz），最差情况下（一轮检测中全是干扰信号）会滞后10ms。能避过干扰信号正确显示按键信息，牺牲10ms也是值得的，何况这种最差情况很少出现。

综述：从文中论述可看出，上述的设计思想很好地解决了抢答器的抗干扰问题。当然，文中的抢答器达不化商业化的目的，有些功能没有，比如显示抢答剩余时间。这不是本文重点。需要时读者可自行补充。

参考文献

[1]蔡奕超.西门子S7-200控制的4路抢答器设计.《华章》，第23卷，2011年.

[2]蔡永慧，修淑英.基于西门子S7-200的四路抢答器的控制.《硅谷》，第24卷，2012年.

[3]杨俊秀，赵文来，鲍佳.基于FPGA的多路抢答器设计与实现，《浙江理工大学学报》.第27卷第2期，2010年.

[4]缪小燕，陈滨掖.四人抢答器实验电路的设计，《苏州市职业大学学报》.第23卷第1期，2012年.

[5]谢道平.基于Proteus仿真的单片机多功能智能抢答器的设计，《长春大学学报》.第2l卷第10期，2011年10月.

[6]王冬梅，张建秋.基于单片机的八路抢答器设计与实现，《佳木斯大学学报》.第27卷第3期，2009年5月.

[7]潘霖.基于单片机控制的抢答器设计，《大众科技》.第14卷155期，2012年7月.

[8]郭维家，及冲冲，蒋积超，费冬妹.四路抢答器的优化设计，《数字技术与应用》.2013年第11期.

推荐访问:抗干扰 设计 抢答器

---